先進パッケージにおける半導体デバイスの三次元集積化の基礎と今後の開発動向

再開催を依頼する / 関連するセミナー・出版物を探す
オンライン 開催

本セミナーでは、これまでの先進パッケージ開発の経緯を整理し、半導体デバイスチップの三次元集積化プロセス、Fan-Out型パッケージの基礎を再訪しながら、今後の開発動向と市場動向を展望いたします。

日時

開催予定

プログラム

HBM支配の続く先端AI/HPCデバイスのシステムレベル性能向上は先進パッケージの高品位化開発に支えられています。一方、UCIe標準規格に準拠する先端ノード、非先端ノードのSiデバイスのMix & Matchによる多様な産業用途向けのSoC製品を効率的に創出するために、Chiplet integrationのエコシステムの早期確立が期待されています。  半導体パッケージの役割が急峻に変質する状況において、一部のバズワードの流布に煽られることなく地道な開発を継続するために、本セミナーでは三次元集積化へ進展した半導体パッケージ開発経緯の整理、TSV積層、Hybrid bonding積層、3D Fan-Out packagingを構成する基幹プロセスの基礎の再訪を中心に、PLP、Glass packaging、Co-Packaged Opticsへ深化を続ける先進パッケージの動向に言及します。

  1. 最近の先進半導体デバイスパッケージ
    1. Siデバイス性能の向上
    2. システムレベル性能の向上
  2. 後工程の高品位化と中間領域技術の進展
  3. 三次元集積化プロセスの基礎
    1. TSV再訪 (HBMからBSPDNへ)
    2. Wafer level Hybrid Bonding
      • CIS
      • NAND
    3. CoW Hybrid Bonding (異種チップ積層)
    4. Logic-on-memory積層SoC再訪
      • 広帯域メモリ
      • 再配線
      • マイクロバンプ
      • マスリフロー積層導入の原点
    5. Siインターポーザーの導入から有機インターポーザーへ
    6. Siブリッジの導入から Chiplet集積へ
      • マスクレス露光によるレティクルサイズ制約からの解放
    7. 再配線の微細化と多層化 (SAP延命とダマシンプロセスの導入)
  4. Fan-Out (FO) 型パッケージプロセスの基礎
    1. FOWLPの市場浸透 (パワーデバイスのFO化)
    2. FOプロセス、封止材料の選択肢拡大
    3. 三次元集積プロセスの選択肢拡大 (メモリパッケージのFO化)
    4. PLP高品位化の課題
  5. GlassパッケージとCo-Packaged Optics (CPO) の開発動向
    1. Glass基板導入の動機
    2. レーザーによるTGV形成の課題
    3. Cu埋め込み、再配線形成の課題
      (ガラス基板表面と配線層の密着性向上)
    4. 信頼性の課題
    5. CPO導入の動機
    6. ファイバー接続の課題
    7. GlassパッケージとCPOの親和性
  6. 市場動向と今後の開発動向

受講料

案内割引・複数名同時申込割引について

R&D支援センターからの案内登録をご希望の方は、割引特典を受けられます。
案内および割引をご希望される方は、お申込みの際、「案内の希望 (割引適用)」の欄から案内方法をご選択ください。

「案内の希望」をご選択いただいた場合、1名様 42,000円(税別) / 46,200円(税込) で受講いただけます。
複数名で同時に申込いただいた場合、1名様につき 22,500円(税別) / 24,750円(税込) で受講いただけます。

ライブ配信セミナーについて