本セミナーでは、三次元積層チップのテストに用いられるテスト技術やテスト容易化設計技術について解説いたします。
日時
- 2025年11月11日 13時00分〜 2025年11月21日 16時30分
中止
プログラム
微細化に加えて新たな高集積化技術として複数ICチップを重ねて実装する三次元積層チップが注目されている。三次元積層チップの製造では従来のICチップ単体のテストに加えて、接続に用いるシリコン貫通ビア (TSV) のテストや積層チップ間の接続テストなど複雑なテスト工程が必要となる。また、テストの高信頼化・効率化のためのテスト容易化設計が必須である。 本講座では、三次元積層チップのテストに用いられるテスト技術やテスト容易化設計技術について解説する。
- 三次元積層チップの概要
- なぜICチップを積層するか
- 3D, 2.5D, チップレット実装
- チップ間の接続
- シリコン貫通ビア (TSV)
- マイクロバンプ
- インターポーザ
- チップの積層工程
- 三次元積層チップのテスト技術
- ICチップのテストとは
- 欠陥と故障モデル
- ICチップ内部およびICチップ間接続のテスト技術
- チップ積層時のテスト工程
- 三次元積層チップのテスト容易化設計
- テスト容易とは
- 代表的なテスト容易化設計 (DFT)
- スキャン設計
- バウンダリスキャン
- BIST
- テストポイント挿入
- 三次元積層チップ向けのテスト容易化設計
- 高信頼化へ向けてのテスト容易化設計
- まとめ
- 質疑応答
受講料
- 1名様: 45,000円(税別) / 49,500円(税込)
- 複数名: 40,000円(税別) / 44,000円(税込)
複数名同時受講割引について
- 2名様以上でお申込みの場合、1名あたり 40,000円(税別) / 44,000円(税込) で受講いただけます。
- 5名様以降は、1名あたり 30,000円(税別) / 33,000円(税込) で受講いただけます。
- 1名様でお申し込みの場合 : 1名で 45,000円(税別) / 49,500円(税込)
- 2名様でお申し込みの場合 : 2名で 80,000円(税別) / 88,000円(税込)
- 3名様でお申し込みの場合 : 3名で 120,000円(税別) / 132,000円(税込)
- 4名様でお申し込みの場合 : 4名で 160,000円(税別) / 176,000円(税込)
- 5名様でお申し込みの場合 : 5名で 190,000円(税別) / 209,000円(税込)
- 同一法人内による複数名同時申込みのみ適用いたします。
- 請求書は、代表者にご送付いたします。
- 他の割引は併用できません。
アカデミック割引
- 1名様あたり 30,000円(税別) / 33,000円(税込)
日本国内に所在しており、以下に該当する方は、アカデミック割引が適用いただけます。
- 学校教育法にて規定された国、地方公共団体、および学校法人格を有する大学、大学院、短期大学、附属病院、高等専門学校および各種学校の教員、生徒
- 病院などの医療機関・医療関連機関に勤務する医療従事者
- 文部科学省、経済産業省が設置した独立行政法人に勤務する研究者。理化学研究所、産業技術総合研究所など
- 公設試験研究機関。地方公共団体に置かれる試験所、研究センター、技術センターなどの機関で、試験研究および企業支援に関する業務に従事する方
- 支払名義が企業の場合は対象外とさせていただきます。
- 企業に属し、大学、公的機関に派遣または出向されている方は対象外とさせていただきます。
アーカイブ配信セミナー
- 当日のセミナーを、後日にお手元のPCやスマホ・タブレッドなどからご視聴・学習することができます。
- 配信開始となりましたら、改めてメールでご案内いたします。
- 視聴サイトにログインしていただき、ご視聴いただきます。
- 視聴期間は2025年11月11日〜21日を予定しております。
ご視聴いただけなかった場合でも期間延長いたしませんのでご注意ください。 - セミナー資料は別途、送付いたします。