本セミナーでは、半導体の性質、構造と種類、バイポーラトランジスタ、MOSFETの構造と動作原理、CMOS IC作製の流れ、半導体デバイス作製に用いられる個別プロセス技術について詳解いたします。
日時
- 2025年10月21日 10時00分〜 2025年10月28日 17時00分
中止
プログラム
本セミナーでは、半導体材料の構造、種類、性質などとバイポーラトランジスタ (Tr) 、MOS Trといった代表的半導体デバイスの基本を説明した後、CMOS LSI作製のプロセス技術の流れを説明する。 その後、半導体デバイス作製に使用される、リソグラフィー、エッチング、イオン注入などの不純物導入技術、CVDなどの成膜技術、平坦化に用いられるCMP技術、洗浄技術等などの個別のプロセス技術をCMOS LSIの作成プロセスに沿って説明を進めてゆく。更に、Cu配線等、多層配線の必要性と課題、その形成方法について説明する。最後に、最先端で使用されているFinFETなど構造についても触れる。
- 半導体とは
- 金属、絶縁体との違い
- 半導体の導電性
- キャリアの移動度
- 半導体材料、半導体の種類
- 半導体の結晶構造
- 半導体デバイスの基礎
- p/n接合
- バイポーラトランジスタ
- バイポーラトランジスタの構造と基本動作原理
- MOSトランジスタ
- MOSトランジスタの構造
- MOSトランジスタの動作原理
- MOS Trの種類
- CMOS LSI作製のプロセスフロー
- 180nm程度の世代のPlanar CMOS LSI作製の流れ
- 個別プロセス
- リソグラフィー
- エッチング
- 不純物導入
- 不純物拡散
- イオン注入
- 成膜技術
- 熱酸化
- CVD
- 原子層堆積 (ALD)
- Sputter
- メッキ
- SOG
- 平坦化技術 (CMP)
- 平坦化の必要性
- 平坦化の方法 (CMP)
- 清浄化技術
- バッチ式洗浄
- 枚様式洗浄
- 多層配線技術
- 高性能配線
- 配線の信頼性
- Cu多層配線
- 最先端MOS Trについて
- FinFET
- FDSOI Tr
- Nanosheet Tr
- CFETなど
- 質疑応答
受講料
- 1名様: 50,000円(税別) / 55,000円(税込)
- 複数名: 25,000円(税別) / 27,500円(税込)
案内割引・複数名同時申込割引について
R&D支援センターからの案内登録をご希望の方は、割引特典を受けられます。
案内および割引をご希望される方は、お申込みの際、「案内の希望 (割引適用)」の欄から案内方法をご選択ください。
「案内の希望」をご選択いただいた場合、1名様 40,000円(税別) / 44,000円(税込) で受講いただけます。
複数名で同時に申込いただいた場合、1名様につき 25,000円(税別) / 27,500円(税込) で受講いただけます。
- R&D支援センターからの案内を希望する方
- 1名様でお申し込みの場合 : 1名で 40,000円(税別) / 44,000円(税込)
- 2名様でお申し込みの場合 : 2名で 50,000円(税別) / 55,000円(税込)
- 3名様でお申し込みの場合 : 3名で 75,000円(税別) / 82,500円(税込)
- R&D支援センターからの案内を希望しない方
- 1名様でお申し込みの場合 : 1名で 50,000円(税別) / 55,000円(税込)
- 2名様でお申し込みの場合 : 2名で 100,000円(税別) / 110,000円(税込)
- 3名様でお申し込みの場合 : 3名で 150,000円(税別) / 165,000円(税込)
アーカイブ配信セミナー
- 当日のセミナーを、後日にお手元のPCやスマホ・タブレッドなどからご視聴・学習することができます。
- 配信開始となりましたら、改めてメールでご案内いたします。
- 視聴サイトにログインしていただき、ご視聴いただきます。
- 視聴期間は2025年10月21日〜28日を予定しております。
ご視聴いただけなかった場合でも期間延長いたしませんのでご注意ください。 - セミナー資料は別途、送付いたします。