半導体デバイス3D集積化プロセスの基礎と半導体パッケージの開発動向

再開催を依頼する / 関連するセミナー・出版物を探す
オンライン 開催

本セミナーでは、半導体チップの3D集積化技術の開発推移を整理し、基幹プロセスの基礎を再訪しながら、先進パッケージの現状と課題を明示しつつ、今後の動向についても展望いたします。

日時

開催予定

プログラム

世界最大手のファンダリーでは2nmノードの開発が本格化し、CMOSデバイスのスケーリングは1nmノードとそれ以降に向けた課題解決を展望しています。今後のAI性能の向上や5G以降の次世代通信の普及に向けて、高速センサネットワーク、大容量高速データストレージ、高機能エッジコンピューテイングなどの情報基盤を支える半導体デバイスはパッケージの機能拡張開発と一体化することが不可欠です。既に、大手プロセッサメーカーは機能別に分割された小チップやメモリを集積することにより所望のデバイス機能を発現させる ”chiplet”構造のパッケージを新たな製品創出の中心に据えており、最先端の微細化プロセスだけでは得られない付加価値を創出しています。  半導体パッケージの役割が大きく変化し始めた最近の状況を踏まえ、本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、Fan-Outプロセスの基礎を再訪し、3D Fan-out、再配線の微細化、PLP (Panel Level Process) の課題について論点を整理します。従来のパッケージ技術の延命路線から離脱し、新しい価値創出のために様々な取り組みを実践されている参加者の皆様其々のご活躍される分野で今後の進むべき方向を議論する切っ掛けとなれば幸いです。

  1. 最近の半導体デバイスパッケージの動向
  2. 後工程の高品位化と中間領域プロセスの進展
    1. 半導体デバイス性能向上への寄与
    2. システムレベル性能向上への寄与
    3. GlassSubstrate (Interposer) とCo-PackegedOpticsの動向
  3. 三次元集積化プロセスの基礎
    1. BSPDNへ拡張するTSV
    2. CISからNANDメモリへ市場浸透するWaferLevelHybridBonding
    3. Logic-on-Memorychip積層から出発する要素プロセスの復習
      • RDL形成
      • Micro-bumping
      • Chip-on-Chip
    4. Siinterposerの導入から2.5DHBMintegration,RDLinterposerへ
    5. Sibridgeの導入からChiplet集積へ
    6. Chip-on-WaferHybridbondingによる3.5Dintegrationと課題
    7. SAPからDamasceneへ進展する微細RDLの多層化
  4. Fan-Out (FO) 型パッケージの基礎
    1. FOWLPの市場浸透の20年
    2. プロセス選択肢の拡大
    3. 三次元FOintegrationのコストダウン
    4. パッケージのFO化へ向かうパワーデバイス
    5. PanelLevelProcess (PLP) の高品位化の課題
  5. 市場概況と今後の開発動向
  6. Q&A

受講料

案内割引・複数名同時申込割引について

R&D支援センターからの案内登録をご希望の方は、割引特典を受けられます。
案内および割引をご希望される方は、お申込みの際、「案内の希望 (割引適用)」の欄から案内方法をご選択ください。

「案内の希望」をご選択いただいた場合、1名様 42,000円(税別) / 46,200円(税込) で受講いただけます。
複数名で同時に申込いただいた場合、1名様につき 22,500円(税別) / 24,750円(税込) で受講いただけます。

ライブ配信セミナーについて