半導体パッケージにおけるチップレット集積技術の最新動向と評価

再開催を依頼する / 関連するセミナー・出版物を探す
オンライン 開催

本セミナーでは、半導体の新たな潮流として、オープン規格や標準仕様の検討が進むチップレットについて取り上げ、チップレット集積技術開発の背景、これまでの検討例、ECTC2022での話題も含めた最新動向、今後の方向性まで解説いたします。

日時

開催予定

プログラム

第1部 チップレット集積技術の背景と最新動向

(2024年4月26日 13:00〜14:00)

　半導体集積回路の微細化限界が近づくのに伴い、チップレット集積技術は、素子集積規模のスケールアウトやデバイス構造の最適化、フォン・ノイマンボトルネックの解消、フレキシブルな異種集積など従来の集積回路技術の課題を解決する技術として期待されています。 　これまでの三次元集積技術の研究の歴史を踏まえながら、チップレット集積技術の最新動向、およびチップレット集積プラットフォーム・コンソーシアムでの活動状況についてお話いたします。

  1. チップレット集積技術の背景
    1. 半導体集積回路技術の歴史
    2. 半導体集積回路技術の課題と限界
    3. チップレット集積技術のモチベーション
  2. チップレット集積技術の歴史
    1. 3D集積技術の課題
    2. チップレット集積プラットフォーム技術への要求
    3. Siインターポーザ
    4. RDLインターポーザ
    5. Bridgeアーキテクチャ
  3. チップレット集積プラットフォーム・コンソーシアム
    1. 体制と目標
    2. Bridgeアーキテクチャの課題とMetaICの提案
    3. MetaIC技術
    4. HDRDL技術
    5. MetaIC、HDRDLの実用化に向けた動き
    6. 3D集積技術
    7. 光集積技術
    8. 目指す姿と産業化戦略
    9. R&Dシステムのモデル検討
    10. マーケット情報

第2部 チップレット集積における前工程領域技術を用いた配線形成

(2024年4月26日 14:10〜15:10)

　低消費電力、高Yield、Time-to-Marketの短縮のためにチップレット集積が注目されている。その中でも大きな課題となっているのは垂直方向配線のピッチ縮小である。この課題に対し、ソルダー熱圧着の代替としてのCu-Cuハイブリッド接合に期待がかかっている。この接合方式はウエハ同士の接合においてセンサーやメモリで実用化がすでに進んでいる。一方でチップレベルの集積にはプロセス、装置、材料に課題が多く残されている。 　講演の前半ではウエハレベルで用いられている技術を中心に紹介を行う。後半ではチップレベルハイブリッド接合の課題と新規な集積手法を中心に解説し、将来展望を述べる。

  1. At-a-glance; Hybrid bonding
    1. チップレットの動向
    2. ハイブリッド接合とは?
    3. ロードマップ
  2. Wafer-to-Wafer (W2W) Hybrid bonding
    1. ウエハレベルハイブリッド接合の動向
    2. ファインピッチ化への対応技術
    3. 表面形成CMP
  3. Die-to-Wafer (D2W) Hybrid bonding
    1. ダイレクトプレースメントの課題
    2. コレクティブボンディング
    3. 接合強度測定手法
  4. Conclusions

第3部 バウンダリスキャンによるチップレット実装のテストと評価

(2024年4月26日 15:20〜16:20)

　これまでの微細化に代わって半導体を高性能化する技術としてチップレットが注目されている。チップレットは多数のチップを1パッケージに集積する技術である。チップレットのテストでは、チップ単体テスト手法だけでは不十分であり、従来実装ボードで使われてきたバウンダリスキャンによるチップ間相互接続テストが重要となる。 　本講演では3D/2.5Dチップレットテストのために新たに制定されたIEEE 1838規格による構造テストStructural Testを紹介する。また後半ではチップ間を3次元接続するために重要なTSV接続の新たな評価方法を紹介する。

  1. チップレットの相互接続テスト
    1. チップレットとは?
    2. チップレットは小さな実装ボード
    3. 機能テストと構造テスト
    4. バウンダリスキャンテストの基礎
    5. IEEE 1838 チップレットテスト規格
    6. 3次元チップレットの相互接続テスト方法
    7. 2.5次元チップレットの相互接続テスト方法
    8. チップレットのリペア
    9. プリボンドテストとポストボンドテスト
  2. TSV接続の評価
    1. 3次元チップレットにおけるTSV接続の動向
    2. デイジーチェーン計測法と4端子計測法の問題点
    3. TSV接続のアウトライヤ検出の重要性
    4. アナログバウダリスキャンの基礎
    5. アナログバウダリスキャンによるTSV精密抵抗計測方法
    6. 実験結果と評価
    7. アナログバウダリスキャン回路のLSIへの実装
    8. まとめ

受講料

案内割引・複数名同時申込割引について

R&D支援センターからの案内登録をご希望の方は、割引特典を受けられます。
案内および割引をご希望される方は、お申込みの際、「案内の希望 (割引適用)」の欄から案内方法をご選択ください。

「案内の希望」をご選択いただいた場合、1名様 36,000円(税別) / 39,600円(税込) で受講いただけます。
複数名で同時に申込いただいた場合、1名様につき 22,500円(税別) / 24,750円(税込) で受講いただけます。

アーカイブ配信セミナー