三次元実装/TSVおよび先端半導体パッケージの最新技術と研究開発動向

本セミナーでは、新世代のAIチップなどでも期待される三次元積層型の立体集積回路 (3D-IC) の特徴とその必要性や分類、作製方法について分かりやすく解説します。特に鍵となる要素技術、1) シリコン貫通配線 (TSV: Through-Silicon Via) 形成技術、2) チップ/ウエハ薄化技術、3) アセンブリや接合技術 (微小はんだバンプ接合やCu-Cu直接接合) 等を中心に、要求される材料や製品応用例、信頼性解析技術なども添えて詳解します。また、性能重視の3D-ICに対し、価格競争力があり、モバイル機器を中心に普及する先端半導体パッケージであるファンアウト型のウエハレベルパッケージング (FOWLP) の概要や課題、国内外の最近の取り組みについても詳説します

1. 先端半導体パッケージの背景:
   • 三次元積層型集積回路 (3D-IC) とFan-Out Wafer-Level Packaging (FOWLP) の比較
2. 3D-ICの概要と歴史
3. 3D-ICの分類
   1. 積層対象による分類 (Wafer-on-Wafer vs. Chip-on-Wafer)
   2. 積層形態による分類 (Face-to-Face & Back-to-Face)
   3. TSV形成工程による分類
      1. Via-MiddleによるTSV形成工程
      2. Via-LastによるTSV形成工程
   4. 接合方式による分類
4. TSV形成技術
   1. 高異方性ドライエッチング (Bosch etch vs. Non-Bosch etch)
   2. 信頼性評価1: スキャロップの影響
   3. TSVライナー絶縁膜堆積
   4. 信頼性評価2: Keep Out Zoneの低減
   5. バリア/シード層形成
   6. 信頼性評価3: C-t法によるCu汚染解析
   7. ボトムアップ電解めっき
   8. 信頼性評価4: Cuポップアップの影響
   9. その他のTSV形成技術と信頼性評価
   10. TSVの微細化について
5. チップ/ウエハ薄化技術
   1. チップ/ウエハ薄化技術
   2. 信頼性評価5: ゲッタリング層の効果
6. テンポラリー接着技術
   1. テンポラリー接着技術
   2. 信頼性評価6: ウエハエッジ保護
7. アセンブリ・接合技術
   1. 微小はんだバンプ接合技術とアンダーフィル
   2. SiO2-SiO2直接接合
   3. Cu-Cuハイブリッドボンディング
   4. 無機異方導電性フィルム (iACF) を用いた接合技術
   5. 液体の表面張力を用いた自己組織化チップ実装技術 (セルフアセンブリ)
8. 応用例1: 三次元イメージセンサ
9. 応用例2: 三次元DRAM (HBM: High-Bandwidth Memory)
10. 応用例3: 2.5Dシリコンインターポーザ
11. Chip-on-Wafer-on-Substrate (CoWoS) 技術
12. FOWLPの概要と歴史
13. FOWLPの分類と特徴
    • Die-first
    • RDL-first
    • InFO
14. FOWLPの課題
    1. ダイシフト (Die shift)
    2. チップ突き出し (Chip protrusion)
    3. ウエハ反り (Warpage)
15. FOWLP の研究開発動向
16. チップレットとフレキシブルFOWLP
17. おわりに
• 質疑応答