先端半導体パッケージの実装、集積化技術とその課題、展望

第1部 先端半導体パッケージの技術動向と異種デバイス集積化プロセス

(2020年7月13日 10:00〜11:30)

　AI、5G、IoTの本格普及に向け、クラウドコンピューティングの高速化、低消費電力化に加えてデータ生成源の至近情報処理が可能なエッジコンピューティングの性能向上と多様化は不可欠です。このため、半導体パッケージの役割は様々な電子デバイスを集積する多様なシステムモジュールの創出に拡張しつつあります。一部の先端プロセッサは要素機能別の小チップとメモリをSiインタポーザやSiPに集積することにより所望の性能を発現させるチップレット構造の採用に舵を切りました。デバイス性能の限界を規定する小チップのみに高額な最先端微細加工プロセスを適用することにより高性能製品の適正な費用対効果が維持され、同時に多様な派生製品が市場へ供給されることが期待されます。一方、Fan Out型パネルレベルプロセスの開発が進展し、半導体パッケージ基板、PCB、LCDの既存の業態階層が崩れつつあり、メモリを含むシステムモジュールの供給主体が中心となる新たなエコシステムの構築が模索されています。 　本講座では異種デバイス集積化の課題を整理しながら、半導体パッケージ技術の動向を読み解くための視座を提供いたします。

1. 半導体パッケージの役割の変化
   1. 中間領域プロセスの位置付け
   2. 中間領域プロセスによる製品の価値創出事例
   3. 単体パッケージからシステムモジュールへ
2. 異種デバイス集積化プロセス
   1. 広帯域メモリチップとロジックチップの積層集積化
   2. 再配線形成プロセス
      1. 絶縁樹脂膜材料の課題
      2. 微細化・多層化の課題
   3. 3次元FOWLPのThrough Mold Interconnect (TMI) プロセス
      1. Tall Cu pillar
      2. Vertical wire bonding
      3. Photosensitive polymer mold
   4. 次元デバイス集積モジュールの開発動向
   5. Hybrid Panel Fan-Outプロセスによるメモリ多段積層
   6. Hybrid Bondingによるウェハ積層
   7. CoWによる異種デバイス集積化
3. まとめ
• 質疑応答

第2部 Fan-Out WLPに対応したプロセス、材料、装置の提案

(2020年7月13日 12:10〜13:40)

　携帯電子端末の需要は拡大し、さらなる大容量化/高機能化に向けた要求が高まり、同端末を構成する半導体パッケージの技術革新はますます重要となっている。スマートフォンにおいて、すでに必要不可欠となっている Wafer Level Package (WLP) 、およびその発展形である Fan-Out WLPが、今後も技術を牽引すると考えられている。この実現に向け、多くの新規プロセス提案が行われている中、プロセス/装置/材料のユニークな提案を紹介する。

1. Wafer Level Package向け材料の提案
   1. WLP用裏面保護テープ
   2. スティルス・ダイシング透過型裏面保護テープ
   3. バンプ・サポート・フィルム
2. Fan-Out Wafer Level Package向け装置、材料の提案
   1. エキスパンド装置
   2. 高エキスパンド・テープ
• 質疑応答

第3部 ROHMが提案するRDL first FOWLP

(2020年7月13日 13:50〜15:20)

　小型化・薄型、多ピン対応が可能なパッケージグ技術としてFOWLP (Fan-Out Wafer Level Package) がある。FOWLPは、各社から様々なパッケージ技術が提案されている。 　本講演では、ロームが提案するRDL-first FOWLPについて、開発～量産実績を通して得られたパッケージの長所・短所、パフォーマンスについて説明する。また、量産に結び付ける開発要件についても説明する。

1. 会社紹介
2. ROHMが提案するRDL first FOWLP
   1. FOWLP/FOPLPについて
      1. FOWLP/FOPLPの必要性について
      2. Fan-in/Fan-outについて
      3. FOWLP/FOPLPのプロセス
      4. 基板分離技術
      5. 各社FOWLP/FOPLPの技術分類
      6. FOWLP/FOPLPのトレンド
   2. ROHMのFOWLP (RISPACとは)
      1. 開発目的
      2. 開発の技術背景
      3. フロントローディング開発
      4. 量産に向けた重要なファクター
      5. ROHMのFOWLP (RISPAC) 開発事例
3. まとめ
• 質疑応答

第4部 AI・IoTデバイスの高性能化、低消費電力化を実現する3次元集積実装技術と国家プロジェクトにおける研究開発動向

(2020年7月13日 15:30〜17:00)

　近年のAI・IoT社会の急速な進展に伴い、これらの電子デバイスでは、小型化、低消費電力化、高性能化が要求されています。そのため、シリコン貫通電極 (TSV) を用いた3次元集積実装技術は、メモリ積層のような単一機能のデバイスの3次元集積のみならず、メモリやロジックなどの複数機能の3次元集積実装技術での応用が期待されています。 　今回は、AI・IoT社会のさらなる発展に向けて、車載半導体、ビッグデータ処理などへの応用を想定した3次元集積実装技術の研究開発動向や、これから研究開発が進められる量子コンピュータ・量子アニーラに応用される3次元集積実装技術の研究開発動向について、国家プロジェクトによる取り組みを含めて紹介いたします。

1. はじめに
2. 国家プロジェクトを通じた3次元集積実装技術の研究開発
   1. 次元集積実装技術によるIoTデバイス試作開発拠点の構築
   2. 次元集積実装技術のさらなる応用に向けて ～量子コンピュータ・量子アニーラへの展開～
3. まとめ
• 質疑応答