(2019年11月13日 10:30〜14:30)※途中、昼休み含む
AIの深化と5G通信の普及による多様な情報サービスの提供は半導体デバイスや電子部品の個々の機能を最適統合する異種デバイス集積モジュール開発の成否に大きく依存します。7nmノード以降の先端半導体デバイス製造に巨額な微細化設備投資を継続する半導体企業は数社に集約される一方、複数のプロセッサメーカーは「チップレット」と呼ばれる機能別小チップの集積により所望のデバイス機能を発現させる半導体デバイスパッケージ技術を今後の製品開発の主軸に据えました。 今後の半導体デバイスパッケージの役割の大きな変化を理解する一助として、本講習会では、再配線、マイクロバンプ、TSVなどの半導体デバイス集積化の基礎プロセスを再訪し、生産様式の革新を担うFan Out型パッケージを中心とする今後の半導体デバイスパッケージの開発動向とその応用が拓く市場動向を占います。
(2019年11月13日 14:45〜16:15)
8インチや12インチウェハサイズのチップ再配置用キャリアを用いて開発が進められたFan – outパッケージ技術は、その後さらなる取り数の拡大を目的として、それらの面積を超える大きなパネル状のキャリアへと発展。Fan – out Wafer Level Package (FO – WLP) に対してFan – out Panel Level Package (FO – PLP) と呼ばれる組立技術の本格的な生産体制が迫っている。パネルサイズは* 300mm以下のものから600mm以上のものまで様々だが、2019年内にはSEMIスタンダードとして規格化される見込み。このようなパッケージに対してはコンプレッションモールドが非常に有効な手法となる。 本講座ではモールドプロセスの紹介とFO – PLP樹脂封止装置の特徴について紹介する。