本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、FOWLPの基礎プロセスについて概説し、三次元集積化、再配線の微細化、FOPLPへの拡張に伴う課題の論点を明確化し、今後の市場動向、技術動向を予測いたします。
日時
- 2019年9月20日 12時30分〜 2019年9月20日 16時30分
プログラム
TSMCの“InFO”の量産化によりFan-Outパッケージは一気に注目を浴びることになりました。AIの進展、5G通信の普及、自動運転の本格運用に向けて、高速センサーネットワーク、大容量高速データストレージ、高機能エッジコンピューテイングなどの情報サービス基盤を支える半導体デバイスの開発はパッケージの変革と一体化しています。7nmノード以降の微細化投資を継続する企業が数社に集約される一方、大手プロセッサメーカーは機能別の小チップとメモリの異種チップをSiPの中に集積することにより所望のデバイス機能を発現させる ”chiplet”構造のパッケ-ジを新たな製品創出の中心に据えており、最先端の微細化プロセス技術の導入だけでは得られない半導体デバイスの付加価値を創出する流れが本格化しつつあります。 半導体パッケージの役割がムーア則を補完するデバイス性能向上や異種のデバイス・電子部品の集積モジュールへ大きく変化し始めた最近の状況を踏まえ、本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、FOWLPのプロセスの基礎を再訪し、三次元集積化、再配線の微細化、FOPLPの課題について、今年のECTC 2019学会の関連発表を取り挙げながら、今後の市場動向、技術動向の論点を整理します。従来のパッケージ技術の延命路線から決別し、新しい価値創出のために様々な取り組みを実践されている参加者の皆様其々のご活躍される分野で今後の進むべき方向を議論する切っ掛けとなれば幸いです。
- 中間領域プロセスによる付加価値創出
- 中間領域プロセスの位置付け
- 製品化事例紹介
- 三次元集積化プロセス
- 広帯域メモリチップ上のロジックチップ積層
- RDL及びマイクロバンプ形成プロセスの基礎と留意点
- チップ積層プロセスとその留意点
- 微少量半田接合部の信頼性について
- 再配線微細化の課題 (絶縁被覆膜材料と配線信頼性について)
- Fan-Out WLP
- WLPの類型分類
- Fan-In WLP
- Fan-Out WLP
- Chip First
- RDL First
- FOWLPプロセスの基礎と留意点
- FOWLPプロセスの三次元化の課題
- WLPの類型分類
- FOPLPの課題
- 生産性向上への期待
- 克服すべき文化ギャップ
- 固有プロセスの課題
- 今後の市場動向、開発動向
- 最近の開発動向の注目点 (ECTC 2019から)
- FOWLP, FOPLPの今後の商流と事業主体
- まとめ・質疑応答
会場
受講料
- 1名様: 46,278円(税別) / 50,905円(税込)
案内割引・複数名同時申込割引について
R&D支援センターからの案内登録をご希望の方は、割引特典を受けられます。
案内および割引をご希望される方は、お申込みの際、「案内の希望 (割引適用)」の欄から案内方法をご選択ください。
複数名で同時に申込いただいた場合、1名様につき 23,139円(税別) / 24,990円(税込) で受講いただけます。
- R&D支援センターからの案内を希望する方
- 1名様でお申し込みの場合 : 1名で 43,750円(税別) / 47,250円(税込)
- 2名様でお申し込みの場合 : 2名で 46,278円(税別) / 49,980円(税込)
- 3名様でお申し込みの場合 : 3名で 69,417円(税別) / 74,970円(税込)
- R&D支援センターからの案内を希望しない方
- 1名様でお申し込みの場合 : 1名で 46,278円(税別) / 49,980円(税込)
- 2名様でお申し込みの場合 : 2名で 92,556円(税別) / 99,960円(税込)
- 3名様でお申し込みの場合 : 3名で 138,833円(税別) / 149,940円(税込)