日時
- 2019年4月26日 13時00分〜 2019年4月26日 16時30分
開催予定
プログラム
2018年はGlobal Foundriesが7nmノードの微細化プロセス技術開発の中止を発表し、従来の微細化開発路線の見直しが現実となりましたが、年後半にはAMDやIntelが機能別に分割した複数のチップをメモリ等の異種チップと共にSiインタポーザ上やSiPの中に集積することによりデバイス機能を発現させる”chiplet”構造の製品化を発表したことにより、半導体パッケージの役割はム-ア則を補完するデバイス性能の向上と経済性の両立へ拡張しつつあります。また、AIの進展、5G通信の普及、自動運転の本格運用を目前に、台湾ではPowertech Technology Inc.がFOPLP専用工場建設へ大型投資に踏み切りました。半導体デバイス単体パッケージとそれらを電子部品と集積するモジュールの階層が崩れつつある状況の中で、パッケージ基板、PCB、LCDパネルの業態の変化によるFOPLPの新たなエコシステム構築の動きも注目されています。 本セミナーでは、半導体デバイス集積化の基幹技術であるマイクロバンプ、再配線、FOWLPのプロセスの基礎をおさらいし、三次元集積化、再配線の微細化、FOPLPへの拡張の課題を整理し、市場動向と技術動向を展望します。
- 中間領域プロセスの位置付け
- 後工程の前工程化
- 量産化製品事例
- 三次元集積化プロセス
- 広帯域メモリチップ上のロジックチップ積層
- RDL及びマイクロバンプ形成プロセスの基礎と留意点
- 三次元積層プロセスとその留意点
- 微少量半田接合部の信頼性について
- RDLの絶縁被覆樹脂膜材料と配線信頼性について
- Fan-Out WLP
- WLPの類型分類
- Fan-In WLP
- Fan-Out WLP (Chip First、RDL First)
- FOWLPプロセスの基礎と留意点
- FOWLPの三次元化
- WLPの類型分類
- FOPLPの課題
- 生産性向上の期待と現実
- 克服すべき課題
- 量産ライン構築の文化ギャップ
- 角型パネル化に伴う技術課題
- パネルレベルプロセス開発事例
- 市場動向・開発動向
- 最近の開発動向の注目点
- FOWLP, FOPLPの今後の商流と事業体系について
- 国内で何をすべきか、何ができるのか
- まとめ
- 質疑応答
会場
受講料
- 1名様: 38,000円(税別) / 41,800円(税込)
- 複数名: 20,000円(税別) / 22,000円(税込)
複数名同時受講の割引特典について
- 2名様以上でお申込みの場合、
1名あたり 20,000円(税別) / 21,600円(税込) で受講いただけます。- 1名様でお申し込みの場合 : 1名で 38,000円(税別) / 41,040円(税込)
- 2名様でお申し込みの場合 : 2名で 40,000円(税別) / 43,200円(税込)
- 3名様でお申し込みの場合 : 3名で 60,000円(税別) / 64,800円(税込)
- 同一法人内 (グループ会社でも可) による複数名同時申込みのみ適用いたします。
- 受講券、請求書は、代表者にご郵送いたします。
- 請求書および領収書は1名様ごとに発行可能です。
申込みフォームの通信欄に「請求書1名ごと発行」と記入ください。 - 他の割引は併用できません。